Implementação de um Codificador LDPC para um Sistema de Televisão Digital

Este trabalho apresenta uma implementação em hardware de um codificador LDPC para um sistema de televisão digital. O codificador implementado é baseado em uma classe estendida de códigos de repetição e acumulação irregulares, eIRA, com palavra-código de 9792 bits e taxa 3/4. A implementação foi realizada utilizando tecnologias inovadoras de prototipagem rápida para FPGAs, como o System Generator do Design Flow da Xilinx, o qual será brevemente introduzido. Este trabalho inserese em um projeto mais amplo de elaboração de uma tecnologia de modulação inovadora para o Sistema Brasileiro de Televisão Digital (SBTVD).